## (19) 世界知的所有権機関 国際事務局



# 

## (43) 国際公開日 2001 年8 月16 日 (16.08.2001)

**PCT** 

## (10) 国際公開番号 WO 01/59849 A1

(51) 国際特許分類<sup>7</sup>: H01L 29/786, 21/203, 21/285, 21/336, 29/49, C23C 14/34, G02F 1/1343, 1/1368

(21) 国際出願番号:

PCT/JP01/00870

(22) 国際出願日:

2001年2月7日(07.02.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2000-31407 2000 年2 月9 日 (09.02.2000) JP 特願2000-46904 2000 年2 月24 日 (24.02.2000) JP 特願2000-46901 2000 年2 月24 日 (24.02.2000) JP 特願2000-86121 2000 年3 月27 日 (27.03.2000) JP 特願2000-101927 2000 年4 月4 日 (04.04.2000) JP (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市大字門真1006番地 Osaka (JP).

(72) 発明者; および


(75) 発明者/出願人 (米国についてのみ): 河北哲郎 (KAWAKITA, Tetsuo) [JP/JP]; 〒610-0352 京都府京田辺市花住坂3-5-10 Kyoto (JP). 井上真弓 (INOUE, Mayumi) [JP/JP]; 〒573-1105 大阪府枚方市南楠葉1-32-30-101 Osaka (JP). 倉増敬三郎 (KURAMASU, Keizaburo) [JP/JP]; 〒610-0351 京都府京田辺市大住ヶ丘3-12-2 Kyoto (JP). 佐々木厚 (SASAKI, Atsushi) [JP/JP]; 〒924-0881 石川県松任市八ツ矢新町14-512 Ishikawa (JP).

(74) 代理人: 大前 要(OHMAE, Kaname); 〒540-0037 大 阪府大阪市中央区内平野町2-3-14 ライオンズビル大 手前3階 Osaka (JP).

/続葉有/

(54) Title: THIN-FILM TRANSISTOR COMPRISING GATE ELECTRODE OF MoW ALLOY

(54) 発明の名称: ゲート電極にMoW合金を使用した薄膜トランジスタ



(57) Abstract: When a gate metallic film of a polycrystalline silicon thin-film transistor is made of an MoW alloy, the MoW film may be transformed because of the residual water in SiO<sub>2</sub> of an underlying gate insulating film and an interlayer insulating film and the reliability may be deteriorated because of variation in the negative direction during the B-T test. According to the invention, a mixture gas containing Ar or Kr and several percent of N<sub>2</sub> is used to form the MoW film by sputtering so as to add Ar or N to the film, the degree of orientation of the MoW film is controlled, and the composition ratio of Mo to W on the gate insulating film side is different from that on the opposite side.



VO 01/59849 A1

明 細 書

ゲート電極にMoW合金を使用した薄膜トランジスタ

技 術 分 野

本発明は、液晶表示装置やメモリ集積回路に利用される薄膜トランジスタやその配線に関し、特にゲート電極やその配線材料としてのモリブデンータングステン合金に関する。

10 背景技術

(本発明の一般的な背景技術)

5

15

20

25

液晶表示装置(以下「液晶ディスプレイやLCDとも記す)等の基板の画素スイッチ素子や駆動回路には、多結晶シリコン膜を用いた薄膜トランジスタ(Thin Film Transistor。以下、TFTとも記する)が採用されている。ところで、この多結晶薄膜トランジスタは、図1に示すように、非晶質基板1上に表示部、あるいは画素や薄膜トランジスタ等の配置から定まる所定の形状の下部絶縁膜11としてSiO₂(2酸化硅素)膜が形成され、その上に同じく所定の形状の多結晶シリコン膜2が形成され、その上に同定の形状の多結晶シリコン膜2が形成され、その上に所定形状のゲート絶縁膜3としてのSiO₂膜が形成されている。

そしてこのゲート電極の形成は、スパッタ方式が用いられている。 この方式は、インライン式のタイプが多く、ターゲットも電極に用いる材料を1種類を設置したものである。そして、ガラス基板は一定方向に搬送され、放電してターゲット材料がスパッタリングされて成膜が可能な領域を通過することでガラス基板上に連続的にゲー

そして多結晶シリコン薄膜トランジスタでは、このトランジスタの信頼性の確保と、イオンドーピング法で注入したリン、ボロン等の不純物を活性化させる等のために、不純物の注入後に基板毎真空や所定の雰囲気ガス下で500~600℃の温度環境下30分~1時間晒すで熱処理が行われている。

さてこの熱処理は、ゲート電極を注入マスクとして使用するため、ゲート電極の形成後に行なう必要がある。このため、ゲート電極としては、注入マスクとして作用するため、密度が高いだけでなく、少なくとも500℃以上の、好ましくは600℃以上の熱で安定していることが要求される。またこの一方で、映像信号等の伝達の遅延を防ぎ、スイッチング素子としての駆動の高速化を達成するためには、ゲート電極の抵抗が低いことが要求される。このような熱的安定性と低抵抗性を両立するだけでなく、更には生産性やコストが優れた材料としては、MoとWの合金が知られている(電極配線材15 料およびこれを用いた電極配線基板(特開平8-153722号公報))。

5

(本発明が解決しようとする課題に関係の深い背景技術)

しかしながら、ゲート電極としてMoW膜を用いた場合には、第 1にSiO<sub>2</sub>等からなるゲート絶縁膜あるいは層間絶縁膜中の水分 20 等が時間の経過と共にMoW膜中に拡散し(ゲート電極の寸法は、 通常は大凡15μm程度、或いはそれ以下)、MoW膜を変質させ る。更にその結果、トランジスタの信頼性の低下、不安定性の原因 となる。

第2に、ゲート電極の金属膜をスパッタリングにより作製する際 25 の条件の如何により、薄膜トランジスタの信頼性が大きく影響され る。

3

本図に示す様に、例えばBT耐性の悪いトランジスタであると電圧印可時間が約600sec程度で数V、しきい値電圧Vthがマイナス方向にシフトしてしまう(BT耐性試験前の電気特性31、試験後の電気特性32で示す)。さて、このように特性が変動すると以下のような不都合が生じる。

試験前の特性ではVg=OVの時のトランジスタに流れる電流は十分に小さく(点33で示す)、回路としては動作していない状態である。しかし試験後の特性32ではVg=OVの時のトランジスタに流れる電流はかなり大きくなり(点34で示す)、Vg=OV
10 で回路としては動作させていないにもかかわらず、トランジスタにはかなりの量の電流が流れていることになる。その結果、回路としては誤動作を起こすだけではなく、発熱によって最後には完全に動作しなくなる。

5

このため、層間絶縁膜中の水分等の悪影響を受けないMoW合金 15 製のゲート電極の開発が望まれていた。

また、BT耐性試験でその特性の変化が生じる原因を究明し、ストレスに対して Id -Vg特性が変化しない技術の開発が望まれていた。

以上の他、近年の液晶表示装置の大型化の下、高性能の表示装置 20 の開発が望まれており、その一環として各配線の抵抗の減少、薄膜 トランジスタの高性能のLDD化等も望まれていた。

### 発明の開示

本発明は、以上の課題を解決して、高信頼性かる高安定性のTF 25 Tを提供し、更にその結果として大面積かつ高性能の液晶ディスプ レイ等を作製可能とすることを主な目的として(勿論、2インチ程

また、他の発明ではMoとWの形成する(全範囲で固溶体を形成する)の格子内にAr原子を安定した状態で一定濃度含ませて高信頼性を図っている。

また、他の発明では、アンモニウムガス、又は水素ガス及びアンモニウムガス、又は水素ガス及び窒素ガスと、不活性ガスよりなる混合ガス雰囲気中でスパッタリングにより成膜することで膜中にNを含有するとともにMoとWがスパッタリング中にガス雰囲気中の不純物であるH2O(水分)あるいはO2(酸素)により酸化されることを防止する。

5

20

10 また、他の発明では、ゲート電極を少くも2層(コスト等の面からは原則2層のみ)とし、下層と上層とでその形成にMoとWの組成比の異なる金属(合金、金属間化合物、固溶体)又は複合体(超微細な粒子のかたまり)又は焼結体からなるターゲットを用いてMoとWの組成比を変更し、低抵抗性と生産性を維持しつつ経年による特にWのH2OやO2との反応による劣化防止を図っている。

また、他の発明では、ゲート電極のゲート絶縁層側はWを10原子%以下、かつNを含有するMoからなる(含む、Cr等他の原子が多少ある場合)膜とし、反ゲート絶縁膜側の層はWが20~50原子%、かつNを含むMoとすることで、B-T試験でNO変動が生じない等高品質のTFTとしている。

また、他の発明では、Moの多いゲート絶縁層側の膜の厚さを 2 ~ 2 0 n m の範囲とすることにより、B - T 試験での変動を抑制するとともにエッチング時間の増加による生産性の低下を生じさせないようにしている。

7

25 また他の発明では、トップゲート型の薄膜半導体素子として、注 入マスクを兼ねるだけでなく、より微細なトランジスタを作製可能

せているため、経時による酸化膜中からの酸素のゲート電極金属内への親友がないことにも着目している。

また、他の発明では、ゲート電極は密度が大な金属を使用するが、ゲート配線は、不純物を注入した後の熱可塑性樹脂処理後に形成するものとし、このため低抵抗のアルミ(含む、多少の改質用配合物の存在)としている。

5

#### 図面の簡単な説明

図 1 は、従来技術の多結晶薄膜トランジスタの一例を示す図で 10 ある。

図2は、従来技術で製作されたTFTのゲート電極(用金属膜)の製造(形成)装置によるB-T試験の特性の相違を比較して示した図である。

図 3 は、従来の B T 耐性試験前後の n c h の I d - V g 特性の 15 変化を示す図である。

図4は、本発明の第1の実施の形態の多結晶薄膜トランジスタの断面図である。

図5は、上記実施の形態の多結晶薄膜トランジスタを使用した液晶表示装置上での各素子の配列の例を示す図である。

20 図 6 は、上記実施の形態の多結晶シリコン薄膜トランジスタの特性のばらつきを示す図である。

図7は、従来技術の多結晶シリコン薄膜トランジスタの特性のばらつきを示す図である。

図 8 は、本発明の第 3 の実施の形態の多結晶薄膜トランジスタ 25 の断面を示す図である。

図 9 は、本発明の多結晶シリコン薄膜トランジスタの特性のば

図22は、本実施の第20の実施の形態の薄膜トランジスタの断面図である。

図23は、本実施の第21の実施の形態の薄膜トランジスタの断面図である。

5 (符号の説明)

- 1 非晶質基板
- 1 1 下地絶縁膜(SiO<sub>2</sub>)
- 2 多結晶シリコン膜
- 3 ゲート絶縁膜(SiO<sub>2</sub>)
- 10 3 1 ゲート絶縁膜の窒素スパッタの影響がある部分
  - 4 ゲート金属膜 (MoW)
  - 41 ゲート電極(上層)
  - 4 2 ゲート電極 (下層)
  - 4.5 アルミ製ゲート配線
- 15 46 アルミ製ゲート配線
  - 5 層間絶縁膜(SiO<sub>2</sub>)
  - 6 ソース電極
  - 61 コンタクトホール
  - 7 ドレイン電極
- 20 71 コンタクトホール
  - 8 パッシベーション膜
  - 12 画素電極
  - 13 対向電極を配した対向基板
  - 14 有機EL層、発光体、カラーフィルタ
- 25 20 薄膜トランジスタ
  - 21 第1のターゲット

その形成方法であるが、従来技術のものと異なりArまたはKrあるいはそれらの混合ガスのみでなく、更にN₂を少量(0.1~10%)含むガスを用いてスパッタリングを行なう。そして所定の膜厚、すなわち300nmまで堆積する。その後、従来技術と同様にフォトソグラフィーにより、この堆積したゲートメタル膜を下方に位置する孤立化した多結晶シリコンのゲート電極やゲート電極様配線の位置に対応した所定の形状とする。いわゆるパターニングである。

5

更に、このゲート電極を遮蔽マスクとして、イオンドーピング等
10 の手段によって不純物元素(リンやホウ素)をその下方の多結晶シリコン膜内に注入し、ゲート電極のチャネル方向両側に十分な高濃度の不純物領域(ソース領域26とドレイン領域27)を形成する。その後、上部にSiO2膜からなる層間絶縁膜5を400nmの厚さで基板上全表面に形成する。

15 その後、層間絶縁膜5とゲート絶縁膜3に多結晶シリコン2のソース領域26とドレイン領域27に到達するようにコンタクトホール61、62を開ける。

その後、そのコンタクトホールを通して多結晶シリコンのソース 領域26とドレイン領域27に電気的接続されるA1/Tiからな 20 るソース電極6とドレイン電極7を形成する。なおその形成方法で あるが、これは、Ti膜を基板上に100nmの厚さで形成し、更 にA1膜を600nm形成することにより、コンタクトホール内を 埋め込み、その後不必要な部分を除去することによりなされる。

その後、その上にパッシベーション膜 8 として S i N <sub>x</sub> を 3 0 0 25 n m 形成する。

以上のようにしてトップゲート型の多結晶シリコン薄膜トランジ

13

るためと思われる。

(第2の実施の形態)

本実施の形態は、第1の実施の形態の変形例である。

MoWの成膜時のAr中の窒素ガス濃度を変えて、ゲート電極膜 ち 中の窒素濃度の異なるMIS(金属/絶縁膜/半導体)構造のトランジスタを製造し、その膜特性及びMISによるC-V特性の評価を行なった。なお、MISのサンプルは、先の第1の実施の形態と同様に、シリコン基板上にゲート絶縁膜を形成し、その上面へゲート電極となるMoW膜の形成、エッチングによるゲート電極の形成、10 そして不純物イオンドーピングと600℃1時間でのアニールを行ったあと、各部を所定形状に形成、加工して素子として完成したものである。

初期のC - V 特性を測定した後、80℃の温度環境で600秒間 30 V 印加した後でC - V 測定を行い、その変化量をB T シフト電 15 圧として示した。結果を表 1 に示す。

#### (表1)

サンプル	成膜条件 Pw-Pr	*膜中窒素 濃度 (at%)	比抵抗 (μΩ・cm)	**比抵抗判定	信頼性試験 BTシフト量 (V)	**BT判定	総合評価
1	2.5Kw-5mtorr	0.0001	18	0	-5.0	X	×
2	1	0.0003	19	0	-2.0	×	×
3	1	0.001	20	0	-0.8	0	0
4	†	0.05	23	0	-0.5	0	0
5	<b>†</b>	1	<b>50</b> .	0	-0.1	0	0
6	1	5	70	×	-0.01	0	×
7	1	8	100	×	-0.01	0	×

本表において、膜中窒素濃度は、600℃、1時間真空アニール 後の分析値である。また。比抵抗判定は、50μΩ・cm以下を○

ッタの影響を受けた膜の存在により、水分等がゲート電極内に侵入してくるのが防止されためと判断される。

(第4の実施の形態)

本実施の形態は、先の第3の実施の形態の一変形例であり、ゲート電極膜形成時にArガス中に混入するガスを変化させるという変形の基本的な内容は、先の第1の実施の形態に対する第2の実施の形態と同じである。但し、窒素ガスの濃度のみならず、酸素ガスをも濃度等を変化させて混入した点が相違する。

なお、MoWの成膜前の窒素ガスによる逆スパッタや窒素プラズ 10 マによる表面窒化、MoWの成膜、エッチングによるMoW製ゲート電極の形成、不純物イオンのドーピング、その後の熱処理等は勿論同じである。評価試験の内容、方法であるが、これも、初期のC-V特性を測定した後、80℃で600秒間30V印加した後でC-V測定を行い、その変化量をBTシフト電圧として示すものであり、先の実施の形態と緒同じである。

試験結果を、表2に示す。

(表2)

サンブル	成膜条件 Pw(Kw)— Pr(mtorr)	*膜中 酸素濃度 (ppm)	*膜中 窒素濃度 (ppm)	窒素 逆sp条件 (w)	比抵抗 (μΩ・cm)	**比抵抗	信頼性試験 BTシフト量 (V)	***BT 判定	総合評価
1	2.5-5	20	30		18	0	-0.8	0	0
2	2.5-5	20	130	150	20	0	-0.05	0	0
3	2.5-5	20	130		19	0	-0.5	0	0
4	2.5-5	50	100	150	22	0	-0.05	0	0
5	2.5-5	50	500	300	30	0	-0.01	0	0
6	2.5-5	50	500	300 @	30	0	-0.01	0	0
7	2.5-5	50	20000	***	50	0	-0.1	0	0
8	2.5-5	50	25000	****	60	×	-0.1	0	×
9	2.5-5	50	30		19	0	-1.5	×	×
10	2.5-5	90	30	-	22	0	-1.5	×	×
11	2.5-5	90	500	300	32	0	-0.07	0	0
12	2.5-5	150	100		25	0	-5.0	0	×

(第5の実施の形態)

5

10

15

20

本実施の形態は、ゲート電極用の金属膜を形成するスパッタリング装置をかえたことによる多結晶シリコン薄膜トランジスタの特性の変化とゲート電極の材料を変化させたことによる多結晶シリコン薄膜トランジスタの特性の変化に関する。

以下、実験結果に基づき本実施の形態を詳細に説明する。

図10は、シリコンウエハ上に不純物の拡散による侵入を防止するため、熱酸化膜を形成した基板を用いて、薄膜半導体を形成し、その後評価試験を行なった結果を示すものである。この際、ゲート電極材料としては、35原子%のWを含むMoW合金とした。

さて、このMoW合金の成膜であるが、これはインライン方式のスパッタ装置とロードロック式の枚葉スパッタ装置を使用し、使用装置の如何によるCV特性測定からB-T信頼性を評価した結果の相違を調べた。本図の(A)はロードロック式枚葉スパッタ装置の場合である。また、aは測定初期状態であり、bは600秒印加後の状態である。本図から分かるように、インライン方式のスパッタ装置で作製したMoWゲート電極膜の場合には、薄膜トランジスタと同じように比較的大きな負方向の変動が生じた。しかし、ロードロック式の枚葉スパッタ装置で作製した場合には変動が見られなかった。

次に、図11は、インライン方式スパッタ装置を用いて、35原子%のWを含むMoW合金膜(A)とMo単独膜(B)とを作製して、CV測定方式による評価を行なった結果である。 a は測定初期状態であり、 b は 6 0 0 秒印加後の状態である。 本図にて明らかな25 様に、(A)の35原子%のWを含むMoW合金膜では、非常に大きな負方向の変動が生じているが、(B)のMo単独膜では変動が

19

ンウェハ上に成膜して C V 測定による評価を行なった。 その結果、B - T 試験での変動、特にゲート電極に起因すると判断される負方向の変動はまったく見られなかった。

これは、アンモニウムの分解エネルギーが小さいために、特にWとの窒化反応や膜中へのNの取りこみと、活性な原子状水素がWの酸化を抑制することによるものであると判明した。更に、放電ガス中に水素を入れることで、窒素分子の分解を促進する効果もあり、単純に窒素ガスのみあるいはアンモニウムガスのみを入れる場合に比べて反応が促進されるため添加するガス量を少なくすることが可能であるのも判明した。

(第6の実施の形態)

5

10

15

20

本実施の形態の薄膜半導体素子の構造も、基本的には図1に示すものと同じである。透明絶縁性基板1は、本実施の形態ではコーニング社の1737ガラス基板を用いた。同じく、下地絶縁膜11は、TEOSとO2の混合ガスを用いてSiO2膜を約400nm形成した。同じく、ゲート絶縁膜3は、本実施の形態ではTEOS(テトラエチルオルソシリケート)とO2混合ガスを用いてプラズマCVDにより作製したSiO2膜を約90nmの厚さに形成した。同じく層間絶縁膜5は、TEOSとO2混合ガスを用いてプラズマCVDで約400nmのSiO2膜を形成した。ソース電極6とドレイン電極7は、下側層のTiと上側層のA1膜をスパッタリングにより、各約100nm、約600nmの厚さに形成した。

Wを35原子%含むMoW合金ターゲットを用いて、ロードロック式枚葉スパッタ装置で放電ガスとしてアンモニウムを5%、水素25 を5%、残りをArガスとした混合ガスを使用して、0.2 Pa、5kW、200℃に基板を加熱した条件下で300nmの膜厚を作

雰囲気でも同様の結果が得られた。

(第8の実施の形態)

5

10

15

本実施の形態は、ゲート電極を上下の2層とするものである。

以下、本実施の形態を、図12を用いて詳細に説明する。本図に示す薄膜半導体は、基本的には第7の実施の形態のものと同じである。ただし、以下の点が相違する。層間絶縁膜5であるが、これはTEOSとO₂ガスを用いてプラズマCVDによるSiO₂膜とSiH₄とO₂ガスを用いた常圧CVDによるSiO₂膜の2層構成で、400mmの膜厚に形成した。ゲート電極4であるが、これは上下の2層となっており、41が下層、42が上層である。

このゲート電極膜は、スパッタ室を2室もつロードロック式枚葉スパッタ装置で形成した。すなわち、一室目ではMo、2室目ではWを35原子%含むMoW合金ターゲットを用いて成膜した。成膜条件であるが、Arガス雰囲気中で、基板の温度を200℃にし、0.2 Pa、5kWであった。そして、下層のMo膜は20nm、上層のMoW合金膜は280nmに形成した。

この形成した膜の表面の状態及び断面の状態を走査型電子顕微鏡で観察した結果、針状結晶構造膜であった。しかし、作製したトランジスタのB-T試験結果では、従来の100倍以上の時間経過してもゲート電極に起因する負方向の変動はまったく生じなかった。これは、下層のMo膜がB-T信頼性の改善に大きな寄与をなしていることによる。そして、この効果はMoの膜厚が2nm程度あれば良いことも判明した。また、2層のゲート電極膜のエッチングもCF4とO2の混合ガスを用いたドライエッチングで同時に可能であるが、Moのドライエッチング速度が小さいので、精度を確保しつつ生産性良く加工するためにはMoの膜厚は20nm以下とする

を用いて成膜しても同様の結果が得られるのは言うまでもない。

また、不活性ガスとしてクリプトン等を使用しても良いのは勿論 である。

(第10の実施の形態)

5 本実施の形態は、ゲート電極の配向面に関する。

以下、本実施の形態のMoW薄膜製ゲート電極及びこれを採用した薄膜トランジスタを説明する。

図13に、本実施の形態のMoW配線薄膜の構造解析結果を示す。
本図は、X線回折の結果を示すものであり、配向面が(110)で
10 あることを示す。なお高次の(220)等は同一として扱う。本図の(a)に、配向性の高いMoW膜の結果を示す。この場合には、
(110)面のピークが高く、(200)面のピークはほとんど観察されない。また、(110)のピークもシャープで半値幅が小さく、これは配向性が極めて高いことを示す。本図の(b)に配向性
15 の低いMoW膜の結果を示す。(110)面以外に(200)面の配向も観察されているほかに(110)面ピークの半値幅も大きくなっており、配向性が悪いことがわかる。

この様に、異なる配向性をもったMoW膜をゲートメタルに用いた場合にBT耐性にどのような影響を及ぼすかを図14を用いて説20 明する。

本図の(a)に、配向性の高いMoW膜をゲート電極に用いた場合のBT耐性の結果を示す。85℃で+30Vの電圧を600sec印加してもIdーVg特性は全く変化せず、極めて信頼性の高い安定したトランジスタであると言える。この現象は(110)の配の100で全体の90%以上占めていれば成立するものを確認できた。一方、配向性の悪いMoW膜をゲート電極に用いた場合の結果を本図

る影響は極めて大きい。図15の(a)に示したような800℃に 脱離ピークをもつMoW膜を用いた場合には図14の(a)に示す ようにBT耐性が極めて高くなる。しかし一方、図15の(b)示 すようなMoW膜の場合は図14の(b)に示すようなBT耐性が 劣ったものとなる。

(第12の実施の形態)

5

本実施の形態は、窒素(原子)が一定量MoW膜中に安定した状態で取り込まれた場合である。

図16に、窒素に注目したMoW膜のTDS(昇温脱離ガス質量10 分析)試験の結果を示す。窒素に関しては大きく4つの脱離ピークがある。200~300℃と低温で観察されるのはMoW膜中に単純に不純物として含まれている、あるいは格子状、結晶状のMo原子やW原子の隙間に在る窒素が脱離しているものと判断される。一方、600~700℃付近、800℃付近、900~1000℃付近、15 近に見られるシャープなピークはMoまたはWと結合した、あるいはMo原子やW原子が形成する格子状、結晶状の配列中に、Mo原子やW原子に代わって入り込んだ窒素(原子)が脱離してきたものと判断される。

図16の(a)に示す膜は980℃付近に極めてシャープな脱離20 ピークが観察され、窒素はかなり強い結合力でMoまたはWと結合しているのが特徴的である。図16の(b)に示すのは600~700℃に最も大きな脱離ピークが観察される膜である。これら両者の違いは膜中の窒素のMoまたはWとの結合力にある。このように成膜条件を変えることでこのような膜を形成することができるが、25 この膜をゲート電極として用いた場合BT耐性に与える影響は極めて大きい。図16の(a)に示したような900℃に脱離ピークを

PCT/JP01/00870 WO 01/59849

の製法によってターゲット中に多くの酸素が含まれる。そしてこの ターゲットに含まれる酸素量によってBT耐性が大きく左右される。 2 0 0 ~ 5 0.0 p p m 程 度 の 酸 素 が 含 ま れ る タ ー ゲ ッ ト で M o W 合 金膜を形成し、これをゲート電極に用いた場合のBT耐性は、図1 7 の ( c ) に示すようになる。すなわち B T 耐性が悪く、 I d - V g 特性は大きくマイナス方向にシフトしてしまう。

しかしターゲット中に含まれる酸素量を50ppm以下、実際に は 1 0 ~ 2 0 p p m 程 度 に 抑 え た も の を 用 い る と 、 B T 耐 性 は 図 1 7 の (a) に示すように I d - V g 特性は全く変化せず、極めて B T耐性の高いトランジスタを得ることができた。含有酸素量を10 10 0~200ppm程度のものを用いるとBT耐性は図17の(b) のようになり、明らかにターゲットに含まれる酸素量に大きく左右 されることになる。従ってBT耐性の高いトランジスタを得るため に タ ー ゲ ッ ト に 含 ま れ る 酸 素 量 を 5 0 p p m 以 下 に 抑 え た タ ー ゲ ッ トおよびMoW配線材料を用いるのが良いこととなる。

(第15の実施の形態)

5

15

本実施の形態は、W濃度が膜厚方向で変化する場合のBT耐性に 対する効果に関する。

図 1 7 に、 W 含 有 濃 度 を 変 化 さ せ た M o W 合 金 を ゲ ー ト 電 極 に 用 いた場合のBT耐性の違いを示す。前述の如く、(a)はW含有率 20 が15%のMoW合金の場合であり、BT耐性試験を行っていても I d - V g 特性は全く変化しない。(b) はW含有率が35%の場 合であり、(c)は45%の場合であり、共にBT耐性試験の後で は I d - V g 特性は大きくマイナス方向にシフトしており、更にW 25 含有率が高くなるに従ってマイナス方向へのシフト量も大きくなっ ていく。

搬送され、第1のターゲット21上に来た時点で搬送を中止して、 放電を開始する。そして、所定の膜厚となった後放電を中止し、次 の第2のターゲット22上に基板を移動させる。その後、また放電 を開始して所定の膜厚に成膜する。この際の膜厚であるが、第1の ターゲット21では200~1000Aとし、第2のターゲット2 2では1000~3000A程度とした。

なお、この方法の場合、必ずしもW濃度が異なる2層構造にしなくてもよく、第1のターゲット若しくは第2のターゲットのいずれか一方の単層成膜でもよい。すなわち、BT劣化はWの酸化によってその原因である電荷が発生して生じる。従って、BT劣化を抑えるにはWと酸素のいずれかを抑えれば良い。さて、スパッタ成膜する際、放電の開始と同時にチャンバー内から多くの脱ガスが放出される。そして、この脱ガスには水分、酸素が極めて多く、更にこの水分と酸素が基板表面に多く吸着され、ひいてはBT劣化の原因になる。このため、これらの脱ガスの影響を極力少なくするには、放電と同時に成膜が開始されることが望ましい。すなわち、基板表面が脱ガスに晒される時間を極力短くすることが重要となる。

なお、以上の成膜であるが、これはチャンバー内に基板が一枚ずつ搬送されても、複数枚同時に搬送されても良いのは勿論である。

20 基板はローダー24からチャンバー内に順に送り込まれ、成膜後にアンローダー26に収納されるのが原則であるが、1枚ずつ成膜される場合にはローダーから送り込まれ、ローダーに収納されるようにしていても良い。

(第17の実施の形態)

5

25 本実施の形態は、ボトムゲート型の薄膜トランジスタに関する。図19にこの薄膜トランジスタの断面を示す。本図において、4

のため、やはり先の第18の実施の形態と同じくMo層の食み出し部分下側領域の多結晶シリコン層には不純物イオンが多少打ち込まれ、その結果、LDD構造を有する様になっている。

(第20の実施の形態)

5

10

本実施の形態は、ゲート電極の表面部を酸化させて不純物イオンの注入時にマスクとして使用することにより、LDD構造のTFTを得るものである。

本実施の形態は図22に示す。図にて明らかな如く、(a) 先ずMoW合金製ゲート電極4を形成し、(b) その表面を少し酸化させる。これにより、ゲート電極チャネル方向両側に酸化して密度の小さくなった、ひいてはマスク能力の劣る酸化物の膜ができる。(c) その後で、基板の上方や斜め上方両側から不純物イオンを注入し、酸化物製膜の直下部やその近傍にLDD領域260、270を形成する。

15 なお、この酸化物は、その後水素ガスで還元しても良いし、除去しても良い。 また、そのままでもゲート電極内の合金は含有する窒素、アルゴン等のため、酸化物の酸素が時間の経過で侵入してきて悪影響を及ぼす事がないのは勿論である。

(d)また、別の手段として酸化物の形成に換えてゲート配線毎20 アルミ等の電気抵抗が低く密度が小さい金属をめっきで薄く付着しても良い。この場合、後の熱処理でたとえアルミにヒロック等が発生してもその部分は内部のMoW合金が受け持つため、電気抵抗の低下に直結しない。

(第21の実施の形態)

25 本実施の形態は、ゲート電極線はアルミとするものである。すな わち、ゲート電極を注入マスクとして不純物イオンを打ち込んだ後、

3) 液晶装置としては、光シャッター、光論理素子等他のものとしている。

- 4) 反射型の液晶表示装置としている。
- 5) 多段や連続型のLDD構造のTFTとしている。
- 5 6) 図21において、Moに換えてTi等の超薄膜とし、更にその上部はMoとMoの合金としている。更にまた、念のためその組成 比をも上下方向で変えている。
  - 7) Mo、Wの少くも一方を主成分とする(90原子%以上、好ましくは95原子%以上、より好ましくは98原子%以上)合金とは、
- 10 事実上純Mo、Wをも含み、僅かに窒素、アルゴン等が含まれる合金、ゲート電極の特定の層や高さの部分が事実上純Mo等であるのを含む。また、熱処理時の拡散、連続形成等のため、組成比は連続的に変化したり、かかる部分があっても良い。

また、クロム等の 6 A 族の原子や耐蝕性、加工性改善等のため、 15 他の原子を含んでいても良い。

- 8) スパッタリングは、他の装置を使用している。
- 9) スパッタリングガスに、何か他の目的のため、He、Ne等を 僅かに混ぜている。
- 1 0 ) スパッタリングガスに換えて、例えばEB蒸着等他の手段で 20 ゲート電極を形成している。
  - 1 1 ) ゲート絶縁膜等には、SiNx、Si<sub>3</sub>N<sub>4</sub>、SiCN等他の 絶縁物質を使用している。

#### 産業上の利用可能性

25 以上の説明で判る様に、本発明によれば、MoW膜形成時にAr またはKrガスにN2を数%混合したスパッタリングガスを用いて 5

### 請 求 の 範 囲

- 1. 窒素を 0. 0 0 1 原子%以上 1 原子%以下含むモリブデンとタングステンの少なくも一方を主成分とする合金からなるゲート電極を有していることを特徴とする薄膜トランジスタ。
- 2. 窒素を 0. 0 0 1 原子 % 以上 1 原子 % 以下含むモリブデンとタングステンの少く も一方を主成分とする合金からなるゲート 電極を有する薄膜トランジスタを製造する方法であって、
- N2を数%含むAr若しくはKrあるいはそれらを主成分とする
  10 混合ガスでスパッタリングすることによって上記N濃度のゲート電
  極用の金属膜を形成する特殊ガススパッタリングステップを有して
  いることを特徴とする薄膜トランジスタの製造方法。
- 3. 酸素濃度は100ppm以下、窒素は酸素より多く含まれ且つ窒素濃度は20000ppm以下含むモリブデンとタングス 15 テンの少くも一方を主成分とする合金からなるゲート電極を有していることを特徴とする薄膜トランジスタ。
  - 4. 前記ゲート電極は、
  - ゲート絶縁膜との界面部側の方が、他の側よりも窒素の含有量が 多いことを特徴とする請求項3に記載の薄膜トランジスタ。
- 25 上記ゲート電極用の金属膜を、ArまたはKrあるいはそれらを 主成分とする混合ガスでスパッタリングすることによって形成する

12. モリブデンのみ若しくはタングステンを10原子%以下含むモリブデンとタングステンの合金からなるゲート絶縁膜側層と、

タングステンを 2 0 ~ 5 0 原子 % 含むモリブデンとタングステン 5 の合金からなる反ゲート絶縁膜側層が在るゲート電極を有している ことを特徴とする薄膜トランジスタ。

13. タングステンを10原子%以下含みかつNを含有する モリブデンとタングステンの合金製のゲート絶縁膜側層と、

タングステンを 2 0 ~ 5 0 原子 % 含みかつ N を含有するモリブデ 10 ンとタングステンの合金製の反グート絶縁膜側層が在るゲート電極 を有していることを特徴とする薄膜トランジスタ。

1 4 . 前記2層構造のゲート電極は、

ゲート絶縁膜側層は、その膜厚さが2~20nmであることを特徴とする請求項12若しくは13に記載の薄膜トランジスタ。

15 15. 前記ゲート電極は、

その中のNの含有量が 0.01原子%以上 10原子%以下である特定範囲窒素含有ゲート電極であることを特徴とする請求項 12若しくは請求項 13に記載の薄膜トランジスタ。

16. 前記ゲート電極は、

20 その中のNの含有量が 0.01原子%以上 10原子%以下である特定範囲窒素含有ゲート電極であることを特徴とする請求項 14に記載の薄膜トランジスタ。

17. 上記薄膜半導体は、

トップゲート型であることを特徴とする請求項12若しくは請求 25 項13に記載の薄膜トランジスタ。

18. 上記薄膜半導体は、

接触面で最も小さくなる様に界面が形成されたものであることを特徴とする薄膜トランジスタ。

24. 上記ゲート電極は、

上記ゲート絶縁膜との界面の金属膜の主配向面が、(110)で あることを特徴とする請求項23に記載の薄膜トランジスタ。

25. 前記主配向面(110)は、

全配向面の90%以上であることを特徴とする請求項24に記載の薄膜トランジスタ。

26. 上記ゲート電極を形成する金属膜は、

10 モリブデンとタングステンの少くも一方を主成分とする合金からなり、

更にモリブデン若しくはタングステンと安定な状態にあるArを含んでいることを特徴とする請求項23、請求項24若しくは請求項25に記載の薄膜トランジスタ。

15 27. 上記モリブデン若しくはタングステンと安定な状態にあるArは、

最大1原子%であることを特徴とする請求項26に記載の薄膜トランジスタ。

28. 上記ゲート電極を形成する金属膜は、

20 モリブデンとタングステンの少くも一方を主成分とする合金からなり、

更にモリブデン若しくはタングステンと安定な状態にある窒素を含んでいることを特徴とする請求項23、請求項24若しくは請求項25に記載の薄膜トランジスタ。

41

25 29. 上記モリブデン若しくはタングステンと安定な状態にある窒素は、

縁膜側層からなるゲート電極を有していることを特徴とする請求項 2 8 に記載の薄膜トランジスタ。

3 5 . タングステン濃度が 1 5 原子 % 以下のゲート絶縁膜側層と、

5 タングステン濃度が 3 5 原子%以上 9 5 原子%以下の反ゲート絶 縁膜側層からなるゲート電極を有していることを特徴とする請求項 2 9 に記載の薄膜トランジスタ。

3 6 . タングステン 濃度が 1 5 原子 % 以下のゲート 絶縁 膜側層と、

10 タングステン濃度が35原子%以上95原子%以下の反ゲート絶縁膜側層からなるゲート電極を有していることを特徴とする請求項30に記載の薄膜トランジスタ。

37. 前記ゲート絶縁膜側層は、厚さが100Å以上500 A以下であり、

15 前記反ゲート絶縁膜側層は、厚さが1000Å以上であることを 特徴とする請求項31に記載の配線。

38. 前記ゲート絶縁膜側層は、厚さが100Å以上500 A以下であり、

前記反ゲート絶縁膜側層は、厚さが1000A以上であることを20 特徴とする請求項32に記載の配線。

39. 前記ゲート絶縁膜側層は、厚さが100Å以上500 A以下であり、

前記反ゲート絶縁膜側層は、厚さが1000Å以上であることを ・ 特徴とする請求項33に記載の配線。

43

25 40. 前記ゲート絶縁膜側層は、厚さが100Å以上500 Å以下であり、

とタングステンの少くも一方を主成分とする合金の成膜を開始する 成膜開始制御ステップを有していることを特徴とするモリブデンと タングステンの少くも一方を主成分とする合金製ゲート電極の製造 方法。

- - 46. 基板上に、縦横幾列、幾行にも配置された薄膜トランジスタのゲート電極用にモリブデンとタングステンの少くも一方を 主成分とする合金からなる薄膜を形成する方法であって、
- 15 スパッタリング用のチャンバー内に複数の基板を一定方向に搬送する複数基板搬送ステップと、

少なくとも基板と同じ大きさのターゲットが基板と対向して配置される様にする対向配置ステップと、

上記基板とターゲットが対向し、更に基板が静止した状態でスパ 20 ッタリングによる成膜を開始する成膜開始制御ステップとを有していることを特徴とするモリブデンとタングステンの少くも一方を主成分とする合金製ゲート電極の製造方法。

47. モリブデンとタングステン合金の組成比が異なる少なくとも2種類のターゲットを選定する複数組成比ターゲット選定ス 25 テップと、

上記選定された組成比の異なる複数のターゲットを用いてスパッ

ルゴンを 含んだ耐劣化性合金からなることを特徴とする請求項 5 0 記載の薄膜トランジスタ。

5 2 . 前記ゲート電極は、

ゲート絶縁膜側が反ゲート絶縁膜側よりもモリブデンの含有量が 5 多いことを特徴とする請求項 5 0 若しくは請求項 5 1 に記載の薄膜 トランジスタ。

53. モリブデンとタングステンの少くも一方を主成分とする上側層と、該上側層のチャネル方向両側に食み出し、かつ上側層よりもモリブデン含有量の多い下が層が在るモリブデンとタングステン合金からなるゲート電極と、

上記上側層を下のチャネル領域と、上記下側層のみの直下のLD D領域と、上記下側層のチャネル方向両側のソース領域、ドレイン 領域が在る半導体層を有していることを特徴とする薄膜トランジスタ。

15 54. 前記ゲート電極は、

10

25

ゲート絶縁膜側が反ゲート絶縁膜側よりもモリブデンの含有量が 多いことを特徴とする請求項50に記載の薄膜トランジスタ。

55. 下方が上方よりもモリブデン含有量の多いモリブデンとタングステンを主成分とする合金よりなるゲート電極をゲート絶 20 縁膜上に形成するゲート電極形成ステップと、

上記形成されたゲート電極の少くもチャネル方向両側を所定量酸化させる酸化ステップと、

上記チャネル方向両側を酸化されたゲート電極をマスクとして不 純物イオンを半導体層に注入する注入ステップとを有していること を特徴とするモリブデンとタングステンの少くも一方を主成分とす る合金をゲート電極としたLDD構造の薄膜トランジスタの製造方

該ゲート電極と基板の上記薄膜トランジスタのアレイ部外に形成された、そして薄膜トランジスタのゲート電極駆動部とを接続するアルミ製ゲート配線とを有していることを特徴とする液晶装置。

60. 前記ゲート電極は、

5 モリブデンとタングステンの少くも一方を主成分とする合金層中に 0.001原子%以上1原子%以下の窒素か、1原子%以下のアルゴンを含んだ耐劣化性合金からなることを特徴とする請求項57記載の薄膜トランジスタ。


. 61. 前記ゲート電極は、

10 ゲート絶縁膜側が反ゲート絶縁膜側よりもモリブデンの含有量が多いことを特徴とする請求項57若しくは請求項58に記載の薄膜トランジスタ。

PCT/JP01/00870

Fig. 2
(A) インライン方式スパッタ装置


a 測定初期状態




(B) ロードロック式枚葉スパッタ装置

a 測定初期状態





2/23






Fig. 6 9 10 11 12 基板No.





Fig. 10
(A) ロードロック式枚葉スパッタ装置

a 測定初期状態 b 600秒印加後状態




# (B) インライン方式スパッタ装置

a 測定初期状態


b 600秒印加後状態
3.0 b
2.0 a
1.0 c
-10 -5 0 5 10
VG(V)


10/23




PCT/JP01/00870










16/23



18/23







Fig. 22
(a) が一ト電極形成
11
2
Q2
Q2
Q2







## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00870

A. CLAS	CLASSIFICATION OF SUBJECT MATTER  Int.Cl <sup>7</sup> H01L29/786, H01L21/203, H01L21/285, H01L21/336,  H01L29/49, C23C14/34, G02F1/1343, G02F1/1368						
	According to International Patent Classification (IPC) or to both national classification and IPC						
	OS SEARCHED						
Int	documentation searched (classification system followed). Cl <sup>7</sup> H01L29/786, H01L21/203, H H01L21/336, H01L29/41-29/G02F1/1343, G02F1/1368	01L21/285-21/285, 45, C23C14/34,					
Jits Koka	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Jitsuyo Shinan Toroku Koho 1996-2001						
	Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) JOIS						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where a		Relevant to claim No.				
X	JP, 2000-12542, A (Sharp Corpo 14 January, 2000 (14.01.00), page 3, left column, line 22 to p 8 (Family: none)		12,17				
Y	US, 5738948, A (Toshiba Corpora 14 April, 1998 (14.04.98), Claim 1; Column 6, lines 5 to & JP, 8-153722, A Claim 1; page 5, right column, & TW, 375701, A & KR, 2134	30 lines 7 to 27	23-27,44,46				
Y	JP, 11-103065, A (Toshiba Corpo 13 April, 1999 (13.04.99), page 6, left column, lines 5 to		24,25				
X Y	JP, 7-225395, A (Hitachi, Ltd.) 22 August, 1995 (22.08.95), Claims 1, 3, 6, 7 (Family: no		31 50,52,55,57				
Y	JP, 9-36370, A (Toshiba Electro 07 February, 1997 (07.02.97),	ic Engineering Corp.),	44,46,59				
Further	r documents are listed in the continuation of Box C.	See patent family annex.					
"A" docume consider earlier of date "L" docume cited to special "O" docume means "P" docume than the	categories of cited documents: ent defining the general state of the art which is not red to be of particular relevance document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later expriority date claimed extual completion of the international search fune, 2001 (12.06.01)	priority date and not in conflict with the understand the principle or theory unde "X" document of particular relevance; the clean considered novel or cannot be considered step when the document is taken alone "Y" document of particular relevance; the clean considered to involve an inventive step combined with one or more other such a combination being obvious to a person document member of the same patent far and patent f	later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  of mailing of the international search report  1 June, 2001 (26.06.01)				
Name and ma	ailing address of the ISA/ nese Patent Office	Authorized officer					
Faasimila Na		Telephone No.	İ				

F 39.50

国際出願番号 PCT/JP01/00870

発明の属する分野の分類(国際特許分類(IPC)) Α. Int. cl'H01L29/786, H01L21/203, H01L21/285, H01L21/336, H01L29/49, C23C14/34, G02F1/1343, G02F1/1368 調査を行った分野 B. 調査を行った最小限資料(国際特許分類(IPC)) Int. cl'H01L29/786, H01L21/203, H01L21/285-21/285, H01L21/336, H01L29/41-29/45, C23C14/34, G02F1/1343, G02F1/1368 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公朋実用新案公報 1971-2001年 日本国登録実用新案公報 1994-2001年 日本国実用新案登録公報 1996-2001年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) JOIS 関連すると認められる文献 引用文献の 関連する カテゴリー\* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 X JP, 2000-12542, A(シャープ株式会社) 12, 17 14.1月.2000(14.01.00), 第3頁左欄第22行ー第4頁左欄第8行(ファミリーなし) US, 5738948, A (株式会社東芝) Y 23-27, 14.4月.1998 (14.04.98), 44, 46 請求項1,第6欄第5-30行 &JP, 8-153722, A, 請求項1,第5頁右欄第7-27行 &TW, 375701, A&KR, 213402, B [X] C 欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。 \* 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願目前の出願または特許であるが、国際出願目 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの 「〇」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 <del>26.00.01</del> 国際調査を完了した日 国際調査報告の発送日 12.06.01 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 9056 4 M 日本国特許庁(ISA/JP) 印 河本 充雄 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3462

国際出願番号 PCT/JP01/00870

	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	EP, 430702, A (株式会社東芝) 5. 6月. 1991 (05. 06. 91), 全文 & JP, 3-293329, A, 全文	1-61
A .	JP, 10-177968, A (株式会社東芝) 30.6月.1998 (30.06.98), 全文 (ファミリーなし)	1 - 6 1
	-	